(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 5-67646 (A)

(43) 19.3.1993 (19) JP

(21) Appl. No. 3-255770 (22) 6.9.1991


(71) MITSUBISHI ELECTRIC CORP (72) TADAYUKI MATSUMURA

(51) Int. Cls. H01L21/60

PURPOSE: To prevent the generation of a short circuit between wires and a short circuit between the wires and other bonding pads by a method wherein among the bonding pads arranged in a plurality of rows, the bonding pads on the outer side are arranged in positions lower than those of the bonding

pads on the inner side.

CONSTITUTION: A bonding pad 2a on the outer side is arranged in a position lower than that of a bonding pad 2b on the inner side and the pads 2a and 2b are respectively connected with a lead frame through a wire 3a on the outer side and a wire 3b on the inner side. By arranging the pad 2a on the outer side at the place lower than that of the pad 2b on the inner side in such a way, a short circuit between the wire 3b, which is led out from the pad 2b on the inner side, and the pad 2a on the outer side and a short circuit between the wire 3a, which is led out from the pad 2a on the outer side, and the bonding pad 2b on the inner side can be prevented from being generated.



(54) METHOD OF FLIP CHIP BONDING OF SEMICONDUCTOR CHIP

(11) 5-67647 (A)

(43) 19.3.1993 (19) JP


(21) Appl. No. 3-229266 (22) 10.9.1991

(71) FUJITSU LTD (72) TERU NAKANISHI(3)

(51) Int. Cl⁵. H01L21/60

PURPOSE: To obtain solder bumps formed into a twist-form with a slender part and a constant height, and to prevent a stress from concentrating on the bonded parts between the solder parts and both of a semiconductor chip and a circuit board by a method wherein when solder bumps on the semiconductor chip are bonded together to solder bumps on the circuit board, stud bumps are provided on the outer side of the chip.

CONSTITUTION: Pads 4 are formed on a semiconductor chip 6 and pads 4 for stud bump 9 use are formed at the four corners of the chip 6. Then, notched grooves 10 are provided in the peripheral parts of the chip 6 and an Au wire is wire-bonded on the pads 4 for stud bump 9 use formed at the four places and is cut in a prescribed height to form stud bumps 9. Then, solder bumps 5 are respectively formed on the pads 4 on the chip 6 and on pads 4 on a circuit board 7 and after a flux is applied, the board 7 is heated in a state that it is aligned to the chip 6 to bond together both of the board 7 and the chip 6 and after the flux is cleaned, the peripheral parts, where the bumps 9 exist, are removed along the grooves 10 to obtain solder bumps 11 having a slender part.



(54) METHOD OF MOUNTING SEMICONDUCTOR CHIP AND DEVICE THEREFOR

(11) 5-67648 (A)

(43) 19.3.1993 (19) JP

(21) Appl. No. 3-227594 (22) 9.9.1991


(71) FUJITSU LTD (72) HIDEHIKO KIRA

(51) Int. CI⁵. H01L21/60,H01L21/52

PURPOSE: To eliminate the intrusion of a bonding agent in the suction surface of a bonding head and to prevent a bare chip from being broken by a method wherein when bumps on the bare chip are pressure-welded to pads on a board and the bonding agent is set, high-temperature air is jetted onto the side surfaces

of a chip main body from the periphery of the bonding head.

CONSTITUTION: A bonding agent 3 is fed between pads 2a on a board 2, a bare chip 1 is held on the suction surface 14-1a of a bonding head 14-1 and the substrate 2 is moved in such a way that the pads 2a on the board 2 face to bumps 1b on the chip 1. The head 14-1 is made to descend, the bumps 1b are pressure-welded to the pads 2a, heated and at the same time, hightemperature air 14-2a are jetted against the side surfaces of a chip main body la through nozzles 14-2 provided on the periphery of the head 14-1. Thereby, the bonding agent 3 is set on the lower surface of the chip 1 and on the lower parts of the side surfaces of the chip 1 by the pressure and temperature of the bonding agent 3 and the suction surface 14-la is prevented from being bonded to the main body la.







777

(19)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-67648

(43)公開日 平成5年(1993)3月19日

(51) Int,C1,3

黨別記号

庁内整理番号

FI

技術表示箇所

H 0 1 L 21/60 21/52

3 1 1 S 6918-4M

C 9055-4M

審査請求 未請求 請求項の数2(全 5 頁)

(21)出額番号

特願平3-227594

(22)出類日

平成3年(1991)9月9日

(71)出顧人 000005223

富士通株式会社

神东川県川崎市中原区上小田中1015番地

(72)発明者 吉良 秀彦

抻奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一

多温ななりますます3/グルートングスはおりに方止し


(54) 【発明の名称】 半導体実装方法とその装置


(57) 【要約】


【目的】 各種電子機器の回路構成用に使用されるブリ ント板ユニットの半導体実装方法とその装置に関し、実 装時における接着剤の上昇を防止してベアチップの破壊 を防ぐとともに容易に高密度実装すること目的とする。

【構成】 基板2の主面に形成されたパッド2aの間に一 定量の接着剤3を供給するとともにチップ本体1aの上面 をポンディングペッド14-1の吸着面14-1 a に吸着してペ アチップ1を保持し、当該ポンディングペッド14-1を下 降して上記ペアチップ1の該パンプ1bを上記基板2の該 バッド2aに圧接させ、当該ポンディングヘッド14-1の周 聞に配設した各ノズル11-2から高温のエアー14-2 a を該 ベアチップ1の各側面に噴射して、上記ポンディングへ ッド14にからの伝熱により該接着剤3を硬化させること により土記基板2の該バッド2aに上記ペアチップ1をそ **おぞれ実装する。**

本**们也对**15.6.3 李森丹贺瑟定法:2.4 n.英世 5.末 T创新和和







999 ...

【特許請求の範囲】

【請求項1】 ブリント配線基板(2) の主面に形成されたパッド(2a)の間に一定量の接替剤(3) を供給するとともにペアチップ(1) の上面をポンディングヘッド(14-1)の吸養面(14-1a) に吸着して保持し、当該ポンディングヘッド(14-1)を移動して上記ペアチップ(1) のパンプ(1b)を上記プリント配線基板(2) の該パッド(2a)に圧接させ、各ノズル(14-2)より高温ガス(14-2a) を該ペアチップ1の各側面に斜め上から噴射するとともに、上記ポンディングヘッド(14-1)からの伝熱で該接着剤(3) を硬化させて上記ペアチップ(1) を該プリント配線基板(2)の該パッド(2a)にそれぞれ実装してなることを特徴とする半導体実装方法。

【請求項2】 上記ペアチップ(1) の吸着面(14-1a) を先端に形成するとともに加熱手段を付設して制御手段により上記プリント配線基板(2) に対し垂直方向へ移動するように構成されたポンディングヘッド(14-1)の周囲に、上記吸着面(14-1a) に吸着される該ペアチップ(1)の各側面に高温ガス(14-2a) を噴射するノズル(14-2)を当該ポンディングヘッド(14-1)とともに移動するように配設したことを特徴とする半導体実装装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、各種電子機器の回路構成用に使用されるプリント板ユニットの半導体実装方法とその装置に関する。

【0002】 最近、各種電子機器は更に小型化と多くの 機能が備えられるに伴い、これらの機器に装着されるブ リント板ユニットには多数個の各種半導体チップの高密 度実装が必要となっている。そのため、各種半導体チップの小型化がはかれる素子本体(以下ペアチップと略称 する)を専用の実装装置によりプリント回路基板(以下 基板と略称する)へ高密度に実装しているが、これらペ アチップの実装時における破壊を防止して容易に高密度 実装することができる新しい半導体実装方法とその装置 が要求されている。

[0003]

【従来の技術】従来広く使用されている半導体の実装方法は、図2(a)に示すようにベアチップ1を実装する基板2の主面に形成されたバッド2a間に一定量の接着剤3をディスペンサーにより供給するとともに、図示していない加熱手段を有するボンディングヘッド4の内部を真空にすることによりチップ本体1aの上面を吸着面4aに吸着してベアチップ1を保持し、その吸着されたベアチップ1のバンプ1bが上記基板2のバッド2aと対応する位置となるように当該基板2を移動している。

【0004】そして、図2(b) に示す如くポンディング ヘッド4を下降させて吸着面4aに吸着したペアチップ1 のパンプ1bを基版2のパッド2aに圧接すると、当該パッ ド2aの間に供給した前記接着剤3がチップ本体1aの下面 50 と基板2の上面で形成される隙間に広がり、ポンディングヘッド4から一定温度の加熱によりこの接着剤3を硬化して基板2にペアチップ1が接着される。

【0005】その後にポンディングヘッド4の吸着面4aを大気圧に戻して上昇させると、図2(c) に示すように上記ペアチップ1のパンプ1bが基板2のパッド2aと準通した状態で接着剤3により固着され、この実装方法を順次繰り返すことにより基板2の各パッド2aにそれぞれペアチップ1が実装されている。

0 [0006]

【発明が解決しようとする課題】以上説明した従来の半導体の実装方法で問題となるのは、図2(a) に示すようにペアチップ1を固着する接着剤3は基板2のパッド2a間にディスペンサーで供給されているがその供給緩が多いと、図3(a) に示す如くペアチップ1のパンプ1bと基板2のパッド2aとの結合時において、供給された接着剤3が加熱。加圧によりチップ本体1aからはみ出してその側面を伝わって上昇することによりチップ本体1aの上面とポンディングヘッド4の吸着面4aの間に浸入し、当該ポンディングヘッド4からの加熱によりチップ本体1aと基板2の間に介任する接着剤3と吸着面4aと同間に浸入した接着剤3が硬化する。

【0007】そのためポンディングペッド4を上昇させると、図3(b) に示すようにチップを体1aの一部が破損して基板2と接合したペアチップ1が使用不可能になるとともに、その破損片がポンディングペッド4の吸者面1aに接着した状態となるので続いて行う他のペアチップ1の吸引ができなくなるという問題が生じている。

【0008】また、チップ本体1aが破損しなくてもポンディングヘッド4の吸音面4aに接着剤3の硬化片が残るから、その状態でベアチップ1を吸引して基板2に実装すると実接位置がずれるという問題も生じている。

【0009】本発明は上記のような問題点に鑑み、実装時における接着剤の上昇を防止してベアチップの破壊を防ぐとともに容易に高密度実装することができる新しい 半導体実装方法とその装置の提供を目的とする。

[0010]

【課題を解決するための手段】本発明は、図1に示すように基板2の主面に形成されたバッド2aの間に一定量の接着剤3を供給するとともにチップ本体1aの上面をポンディングペッド14-1の吸着面14-1aに吸着してペアチップ1を保持し、当該ポンディングペッド14-1を下降して上記ペアチップ1の該バンブ1bを上記基板2の該バッド2aに圧接させ、当該ポンディングペッド14-1の周囲に配設した各ノズル14-2から高温のエアー14-2aを該ペアチップ1の各側面に噴射して、上記ポンディングペッド14-1からの伝熱により該接資剤3を硬化させることにより上記基板2の該バッド2aに上記ペアチップ1をそれぞれ実装する。

50 [0011]

【作用】本発明では、ポンディングヘッド14-1を下降し てペアチップ 1 のパンプ1bを基板 2 のパッド2aに圧接さ せた状態で加熱により接着剤3を硬化する時に、ポンデ ィングヘッド14-1の周囲に配設した各ノズル14-2から高 温のエアー14-2aをチップ本体1aの各側面に噴射する と、チップ本体1aの下面と基板2上面の隙間に広がって 当該チップ本体laの側面から上昇しようとする接着剤3 は、ノズル14-2から検射した高温のエアー14-2aにより 基板2の方に押し戻されて硬化するから、チップ本体1a の上面とポンディングヘッド14-1の吸着面14-1aとの間 に前記接着剤3の浸入が無くなってペアチップの破壊を 防止できるとともに容易に高密度実装することが可能と なる。

[0012]

【実施例】以下図面に示した実施例に基づいて本発明を 詳細に説明する。図1は本実施例による半導体実装方法 とその装置の側断面図を示し、図中において、図2と同 一部材には同一記号が付してあるが、その他の14はペア チップを基板の主面に実装するポンディング装置であ

【0013】このボンディン装置目は、図1に示すよう に実装するペアチップ1のチップ本体laを真空により吸 着する吸着面14·1aを先端に形成して図示していない加 然手段を設け、制御回路により基板でに対して重直方向 へ移動するよう従来と同様に構成されたポンディングへ ッド14-1の周囲に、当該ポンディングヘッド14-1の吸管 面14-1aへ吸着される前記ペアチップ1のチップ本体1a 各側面に高温のエアー14-2aを噴射するノズル14-2が配 設されている。

【0014】上記ポンディン装置を使用した本発明の半。 導体実装方法は、図1(a) に示すように基板2の主面に 形成されたパッド2aの間に一定量の接着剤3を従来と同 様ディスペンサーにより供給するとともに、ポンディン グヘッド14-1の内部を真空にして吹き面14-1aにチップ 本体1aの上面を吸着することによりベアチップ1を保持 し、その吸着されたペアチップ1のパンプibに対して上 記基板2のバッド2aが互いに対向するように当該基板2

【0015】そして、図1(b) に示す如くポンディング ヘッド14-1を下降させて従来と同様その吸着面14-1 a に - 40 - 2aはバッド、3 は接着剤、14はポンディング装置、14-1 吸着したペアチップ LのバンプIbを基板 2のパッド2aに 圧接して加熱すると同時に、当該ポンディングヘッド14 -1の周囲に配設した各ノズル14-2から高温のエアー14-2

a をペアチップ1のチップ本体1a各側面に噴射し、ポン ディングヘッド14-1からの熱伝導により供給された前記 接着剤3を硬化させて基板2にペアチップ1を接着す

【0016】その後にポンディングヘッド14-1の吸遊面 14-1aを大気圧に戻すと同時にノズル14-2からのエアー 14-2a 噴射を停止して当該ポンディングヘッド14-1を上 昇させると、図1'(c) に示すように上記ペアチップ1の バンプIbが基板2のパッド2aと導通した状態で接着剤3 により固著されるから、この実装方法を順次繰り返すこ とにより基板2の各パッド2aにそれぞれペアチップ1を 実装している。

【0017】その結果、基板2のパッド2aにペアチップ 1のパンプlbを圧接して加熱する時にこのチップ本体1a の各側面にノズル14-2から高温のエアー14-2aが噴射さ れるから、接着剤3はその圧力と温度により基板2の方 で硬化するからポンディングヘッド14-1の吸着面14-1 a とチップ本作laの接着が無くなってペアチップの破壊を 防止することができる。

【0018】以上、図示実施例に基づき説明したが、本 発明は上記実施例の態様のみに限定されるものでなく、 例えばノズル14-2より窒素ガス等の不活性ガスを輸出さ せても良く、高温のエアーに限定しなても良い。

[0019]

【発明の効果】以上の説明から明らかなように本発明に よれば極めて簡単な方法と装置で、ベアチップの実装時 における破壊を防止して容易に高密度実装することがで きる等の利点があり、著しい経済的及び、信頼性向上の 効果が期待できる半導体実装方法とその装置を提供する ことができる。

【図面の簡単な説明】

【図1】 本発明の一実施例による半導体実装方法とそ の装置を示す側断面図である。

【図2】 従来の半導体実装方法を示す側断面図であ る。

【図3】 問題点を説明する側断面図である。


【符号の説明】


1はベアチップ、1aはチップ本体、


1bはバンブ、2は基板、

はポンディングヘッド。 14-1 a は吸養面、14-2 はノズル. 14-2 a はエアー、

本实施到1523年降4实验方达x至n实现5次寸例助面图










[图2]

從未A 学認体實施方法e示下的新面面







[図3]

可超点时达州73/创新面四

